icfg66 发布的文章
背景
还是那片nature的文章Fully hardware-implemented memristor convolutional neural network。忆阻器...
最近阅读组里忆阻器阵列的nature文章,搞清楚很多问题,特别是CNN的算法如何在忆阻器上实现这点,特来整理一波。
Fully hardware-implemented ...
最近经常听到Chiplet的概念,据说AMD的锐龙系列就是利用chiplet技术逆袭Intel的。那么chiplet和SoC,SiP,IP核等有什么关系呢?找了不少资料,...
这两天一直折腾Cadence ic5的环境,“工欲善其事,必先利其器”,为了最后的ADC设计流片,也是要拼了。忆阻器阵列的外围电路需要ADC,占总体功耗的90%,因此想设...
集成电路实践课需要用古老的cadence IC5仿真并画版图,刚从IC6练就的操作,好多使不上,相当郁闷。
考虑过讲IC5的工艺库转成OA格式,但是打开之后版图连颜色都没...
参照官方文档中Quick Start 4.1 “How to run simulation”部分,中途遇到很多坑,特来记录一番。
1.环境设置
1.1 强烈建议用 ubu...
除了真实的器件,我们也可以用运放和乘法器来搭忆阻模拟器。这节将介绍数学模型、matlab仿真及multisim仿真。
一、数学模型
忆阻分为磁控和荷控两种,这里介绍三次非...
忆阻器字面包含两层意思:一是电阻,二是具有记忆性。它是伯克利的蔡少棠教授从电路完备性角度预言的器件,下面我们也尝试“预言”一番。
一、电路理论完备性
已知四个基本电学量:...
很早就听培根的名言:
读史使人明智,读诗使人聪慧,演算使人精密,哲理使人深刻,伦理学使人有修养,逻辑修辞使人善辩。总之,知识能塑造人的性格。
读诗确实可以装装逼,数学...
IC的最后一个大作业是画版图,当时由于课业紧,为了完成任务,草草了事,完全不能入眼,现在终于可以重新画一遍,熟悉整个流程,完善完善技能树。
一、任务
下图是LDO的放大器...
一、为什么要锁
锁是为了防止多线访问共同内存时的冲突问题,先看实例:两个线程分别对全局变量累加:
//gcc lock_test.c -lpthread
#include...
一、线程池的好处
如果任务的数量一开始不确定,我们该如何开辟线程?如果来一个任务开辟一个线程,任务结束之后又销毁线程,那么整体的效率会很低,大多数时间都在产生和销毁线程,...
一、多核CPU的结构
服务器的多核结构属于NUMA(Non-Uniform Memory Access,非一致性内存访问)架构。这里有一篇很好的介绍NUMA架构理解。
以...
一、多核时代
随着数字IC工艺的提升,单核性能越来越高,但随之来的是功率密度增大,芯片发热严重,要进一步提升性能,很自然会想到C多核。将计算任务分配到不同的cpu,最后将...
一、缘起
导师让我跑一个忆阻器网络的GitHub项目,需要C++编译,还要用pytorch训练。自己的电脑是win10,C++编译需要用虚拟机里的linux系统;pyto...
- « 前一页
- 1
- 2
- 3
- 4
- 5
- 6
- 7
- 8
- 后一页 »